Leçons de niveau 14

Logique séquentielle/Implantation en D et JK

Une page de Wikiversité.
Sauter à la navigation Sauter à la recherche
Début de la boite de navigation du chapitre
Implantation en D et JK
Icône de la faculté
Chapitre no 4
Leçon : Logique séquentielle
Chap. préc. :Implantation matérielle avec bascules D et bascules JK
Chap. suiv. :Registres
fin de la boite de navigation du chapitre
Icon falscher Titel.svg
En raison de limitations techniques, la typographie souhaitable du titre, « Logique séquentielle : Implantation en D et JK
Logique séquentielle/Implantation en D et JK
 », n'a pu être restituée correctement ci-dessus.

Limitation en fréquence[modifier | modifier le wikicode]

Les conditions d'état associées à l'horloge dans une commande synchrone doivent être stables soit pendant toute la durée de l'horloge soit pendant une plage de temps tset up et thold autour du front actif de l'horloge. Soyons un peu plus précis en définissant un certain nombre de paramètres temporels qui doivent être respectés pour un fonctionnement synchrone correct.


Chaque composant possède une documentation sur ces temps.

Pour examiner les conséquences de ces paramètres temporels, nous présentons ci-dessous deux versions d’un même compteur :

Td4bfig1.png


Exercice 1[modifier | modifier le wikicode]

Pour un temps moyen tp de 20 ns par porte et tCKO=tp par bascule, quelle serait la fréquence maximum applicable en entrée pour un fonctionnement correct pour les deux schémas ci-dessus. Même question en tenant compte du "set-up time" : Tsetup = 30 ns

Exercice 2[modifier | modifier le wikicode]

Déterminer la période d'horloge minimum pour un bon fonctionnement de ce circuit :

Td4bfig2.png

(Paramètres : Tsetup = 5 ns min, Thold 3 ns, 2,5 < tCKO < 12 ns, Tdelay = 10 ns temps de propagation de l'inverseur 6 < tp < 9 ns.) tCKO : clock to output

Initialisation[modifier | modifier le wikicode]

Lors de la mise sous tension les bascules en circuits intégrés sont initialisés à 0 (les circuits programmables à 1). Pour être sûr de l'initialisation il faut utiliser les entrées asynchrones ou réaliser une initialisation synchrone :

Td4bfig3.png

Forçage asynchrone[modifier | modifier le wikicode]

Ce type de montage se rencontre en pratique même s'il est déconseillé à utiliser.

Td4bfig4.png

Un compteur asynchrone : le 7490 (TTL)[modifier | modifier le wikicode]

Ce circuit est composé d’un diviseur par 2 et d’un diviseur par 5. Par mise en cascade, il permet une division par 10. Le cycle à 10 positions est obtenu par la mise en cascade (QA relié à Horloge B). Le cycle ayant un rapport cyclique 0.5 est appelé Bi-quinaire et l'autre comptage BCD. Il comprend d’autre part une entrée de forçage à 0 et une entrée de forçage à 9.

Td4bfig5.png

Exercice 3 (7490)[modifier | modifier le wikicode]

En connectant la sortie A à l'entrée "Horloge B" examiner la séquence des états. Même travail en connectant la sortie D à l'entrée "Horloge A". Lequel représente le comptage BCD ?

Exercice 4[modifier | modifier le wikicode]

Réaliser un générateur de signaux triphasés (120°). Le rapport cyclique sera 0,5. Montrer qu’il faut nécessairement 6 états pour le réaliser. Que faire des 2 états restants ? Écrire le programme VHDL correspondant.

Exercice 5[modifier | modifier le wikicode]

En utilisant trois bascules D et de la logique combinatoire, réaliser un circuit qui réalise les états suivants. Q2Q1Q0 = 0,1,3,2,6,7,5,4,0… Dessiner le diagramme d'évolution et trouver les équations de récurrence.